고장 분석(FA) 기술은 집적회로 결함의 원인을 인식하고 그 위치를 찾는데 사용됩니다.
일반적 결함분석 에는 4단계의 과정이 포함됩니다:
결함 타당성 보증
- 결함 국지화 및 특성분석
- 샘플 준비 및 결함 추적
- 근본 원인 결정
대부분의 결함분석 과정에서, 현대 집적회로의 다층구조로 인해 2 단계와 3 단계 사이의 반복이 필요합니다. 2 단계와 3 단계과정은 다음을 포함합니다:
- Decapsulation, Deprocessing, 또는 Delayering
- 연마 및 횡단분석
필름 두께 측정이 필요한 결함분석 응용분야의 두 가지 주된 종류는 앞면 Delayering-(기존의 패키징)과 Backside thinning (최신 플립칩 패키징)
앞면 Delayering
앞면 Delayering 공정은 유전체 Thinning 후 유전체 두께에 정보가 필요합니다. Filmetrics의 F40 과 F42는 이와 같은 응용분야에 적합합니다.
뒷면 Thinning
뒷면 Thinning은 기기 회로의 뒷면을 접근접근하기 위해 플립칩에 사용됩니다. 실리콘의 두께를 FIB 기술이 회로 검사와 수정이 필요할 때 사용될 수 있는 20µm 정도로 줄입니다. 뒷면 샘플의 준비준비에 있어서 실리콘 기판은 초기에 안전한 두께까지 빠르게 갈아내려 가고 원하는 두께 근처에서는 실리콘을 느리게 연마합니다. 연마된 실리콘의 두께를 측정한 후, 연마 단계가 반복됩니다.
실리콘의 200µm까지 측정 가능한 것을 염두하고 F20-XT는 뒷면 Thinning 응용분야를 위한 설계를 했습니다.
참조: 실리콘 Backgrind
실리콘 Backgrind는 뒷면 Thinning의 결함분석과 밀접히 연관된 비결함분석입니다. 실리콘 기판의 두께를 얇게 만드는 목적은 더욱 작은 패키징 요구 사항 때문입니다. (예, DRAM과 플래시 메모리 칩). 실리콘의 두께는 목표 두께의 범위 내에서 제어됩니다. 이러한 응용은 독립형 F50-XT 또는 실리콘 연마기에 결합된 F20-XT로 측정할 수 있습니다.
 |
 |